Персональные инструменты

Дисциплины:Автоматизация проектирования радио-электронных устройств связи. — различия между версиями

Материал из Кафедра Автоматики и телемеханики

Перейти к: навигация, поиск
(Новая страница: «Специальность 210406 .65 «Сети связи и системы коммутации». Семестр 8. Трудоёмкость 170 часов. ...»)
 
 
Строка 7: Строка 7:
 
Виды контроля:    зачет, курсовой проект.
 
Виды контроля:    зачет, курсовой проект.
  
Темы 1. Поуровневое проектирование цифровых устройств.
+
Тема 1. Поуровневое проектирование цифровых устройств.
 
Функциональное проектирование, логическое проектирование, схемотехническое проектирование, топологическое проектирование.  
 
Функциональное проектирование, логическое проектирование, схемотехническое проектирование, топологическое проектирование.  
  

Текущая версия на 16:06, 18 февраля 2012

Специальность 210406 .65 «Сети связи и системы коммутации».

Семестр 8.

Трудоёмкость 170 часов.

Виды контроля: зачет, курсовой проект.

Тема 1. Поуровневое проектирование цифровых устройств. Функциональное проектирование, логическое проектирование, схемотехническое проектирование, топологическое проектирование.

Тема 2. Элементная база технической реализации СБИС. Полностью заказные СБИС, полузаказные СБИС на базовых матричных кристаллах, программируемые пользователем вентильные матрицы, системы на кристалле.

Тема 3. Проектирование в среде Activ HDL . Запуск , файлы проекта, справочная система. Работа с проектом. Ввод проекта, иерархия проекта, обработка проекта, проверка проекта, программирование микросхемы.

Тема 4. Базовые элементы языка VHDL. Лексические элементы; описание констант, переменных, сигналов. Скалярные типы данных, составные типы данных, указательные типы данных.

Тема 5. Операторы. Операторы присваивания, операции над данными в выражениях, управляющие операторы.

Тема 6. Структура описания объекта на VHDL. Декларативная часть, описание архитектуры объекта, библиотеки, пакеты.

Тема 7. Описание поведения объекта на VHDL. Процессы для описания архитектуры, последовательный оператор присвоения значения сигналу, параллельный оператор присвоения значения сигналу, оператор ожидания.

Тема 8. Структурное описание объекта. Компоненты, декларация компонента, включение компонента в объект, оператор генерации.

Тема 9. Использование конструкций VHDL для моделирования. Использование временных задержек в операторах присваивания, использование процессов сигналов и переменных в поведенческом моделировании.

Тема 10. Особенности программирования на VHDL для синтеза. Общий подход к синтезу комбинационных и последовательностных схем по программе на VHDL, программно управляемый автомат.

.